一、總體要求
要求考生了解數(shù)字電子技術(shù)的基本知識，基本理論和基本方法，了解數(shù)字電子新技術(shù)，培養(yǎng)學(xué)生分析問題和解決問題的能力，為升入本科學(xué)習(xí)奠定基礎(chǔ)。
二、考試說明
1.參考教材
《電子技術(shù)基礎(chǔ)－數(shù)字部分（第六版）》，康華光主編，高等教育出版社，2014年出版。
2.題型及分?jǐn)?shù)比例
單項選擇題：30%；填空題：20%；判斷題10%；綜合題40%。
3.考試方式：筆試。
4.考試用時：100分鐘。
三、考試內(nèi)容及其要求
（一）數(shù)制和碼制
考試內(nèi)容
1.數(shù)制之間的相互轉(zhuǎn)換；
2.常用代碼；
3.進(jìn)位計數(shù)制。
考試要求
了解數(shù)制，代碼，掌握數(shù)制之間相互轉(zhuǎn)換。
（二）邏輯代數(shù)基礎(chǔ)
考試內(nèi)容
1.基礎(chǔ)邏輯運算（與、或、非）；
2.復(fù)合邏輯運算（與非、或非、與或非、異或、同或）；
3.邏輯代數(shù)的基本公式和常用公式；
4.邏輯代數(shù)的基本定理；
5.邏輯函數(shù)及其描述方法；
6.邏輯函數(shù)的化簡法；
7.具有無關(guān)項的邏輯函數(shù)及其化簡；
8.多輸出邏輯函數(shù)的化簡；
9.邏輯函數(shù)形式的變換。
考試要求
掌握基本邏輯運算和復(fù)合邏輯運算；掌握基本公式和法則；掌握用代數(shù)法化簡；掌握用卡諾圖化簡；掌握邏輯函數(shù)不同形式的變換。
（三）門電路
考試內(nèi)容
1.半導(dǎo)體二極管門電路；
2.CMOS門電路；
3.TTL門電路。
考試要求
掌握二極管MOS管的開關(guān)特性；了解二極管構(gòu)成的門電路的缺點；三態(tài)門的特性；OC門的特性。
（四）組合邏輯電路
考試內(nèi)容
1.組合邏輯電路的分析；
2.組合邏輯電路的設(shè)計；
3.常用中規(guī)模組合邏輯部件的原理與應(yīng)用。
考試要求
掌握組合邏輯電路的分析和設(shè)計；了解全加器、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)字比較器原理和應(yīng)用；掌握組合邏輯電路中的競爭-冒險現(xiàn)象。
（五）半導(dǎo)體存儲電路
考試內(nèi)容
1.觸發(fā)器；
2.存儲器。
考試要求
掌握SR、D、T、JK觸發(fā)器原理及應(yīng)用；理解存儲器容量的擴(kuò)展；理解用存儲器實現(xiàn)組合邏輯電路。
（六）時序邏輯電路
考試內(nèi)容
1.時序電路的分析；
2.同步時序電路的設(shè)計；
3.計數(shù)器；
4.寄存器。
考試要求
掌握時序邏輯電路的分析和設(shè)計；了解計數(shù)器、寄存器的工作原理及應(yīng)用。
（七）第七章脈沖波形的產(chǎn)生和整形電路
考試內(nèi)容
1.單穩(wěn)態(tài)觸發(fā)器的原理及應(yīng)用；
2.施密特觸發(fā)器原理及應(yīng)用；
3.多諧振蕩器的原理及應(yīng)用；
4.555定時器及由它組成的上述電路。
考試要求
了解上述電路的原理及應(yīng)用；掌握555定時器及由它組成的上述電路。
（八）數(shù)-模（D/A）和模-數(shù)（A/D）轉(zhuǎn)換
考試內(nèi)容
1.D/A轉(zhuǎn)換器的原理及應(yīng)用；
2.A/D轉(zhuǎn)換器的原理及應(yīng)用。
考試要求
了解DAC、ADC轉(zhuǎn)換器的原理及應(yīng)用。